@strim_,
post #2
Wg schematu DMAC posiada dwa piny kontrolujace dzialanie pamieci RAM: RAMSEL (11) oraz RAMEZ (75) (lub RAMEN, na schematach slabo widac). Konkretnie interesuje mnie czy DMAC za pomoca tych dwoch sygnalow moze kontrolowac dostep do pamieci w czasie transferu z SCSI w trybie DMA?