@Jenot,
post #209
W tym pliku: Set_3_68K_14MHz\Protein_1_Set_3_68K_14MHz.lct są przypisane odpowiednie sygnały do odpowiednich pinów.
[Location Assignments]
layer = OFF;
CDAC = Pin, 33, -, -, -;
Clock_7_MHz = Pin, 11, -, -, -;
Clock_7_14_MHz = Pin, 31, -, C, -;
E_14MHz = Pin, 9, -, A, -;
E = Pin, 8, -, A, -;
VPA_Out = Pin, 7, -, A, -;
VPA_ = Pin, 6, -, A, -;
VMA_ = Pin, 5, -, A, -;
DTACKout_ = Pin, 28, -, C, -;
DTACKin_ = Pin, 18, -, B, -;
AS_ = Pin, 29, -, C, -;
Turbo_Switch = Pin, 30, -, C, -;
VMA_CPU = Pin, 19, -, B, -;
Inv_Clock_7_MHz = Pin, 39, -, D, -;
Analog_delayed = Pin, 38, -, D, -;
CDAC_output = Pin, 37, -, D, -;
To jest plik tekstowy (release notes.txt) w którym są opisane zmiany jakie są wprowadzone.
"02.10.2013 (Release 1.3)
Einfügen einer CDAC Erzeugung. Mit dieser Änderung kann die Protein das CDAC Signal
selbst erzeugen. Alle folgenden erwähnten Pins beziehen sich auf das IC7.
Dazu ist der Einbau eines analogen Verzögerunggliedes notwendig.
Dieses besteht aus einem 470 Ohm Widerstand und einen 47 pF Keramikkondensator.
Der Widerstand muss zwischen Pin 39 und 38 gelötet werden. Der Kondensator wird
zwischen Pin 38 und Masse eingesetzt.
Damit steht an Pin 37 das CDAC Signal zur Verfügung. Pin 37 muss dann mit dem
ursprünglichen CDAC Input (Pin 33) verbunden werden.
Dieser Umweg läßst sich nicht vermeiden, das diese Schaltung die physikalischen
Signaldurchlaufzeiten der CPLD Input und Output Pins ausnutzt.
Dieser Release Stand ist eine Beta Version und wurde nicht eingehend geprüft.
Möglicherweise ist die Takterzeugung nicht temperaturstabil. Abhilfe können dann ggf.
Bauteile mit geringeren Toleranzen (Metallfilm Widerstand und Styroflex- bzw. Polystyrol-
Folienkondensator) schaffen."
Według translatora Proteina w wersji softu 1.3 nie musi pobierać sygnału CDAC z płyty głównej amigi 500. Zmiany jakie dokonano odnoszą się tylko do IC7. Wprowadzono linię opóźniającą składającą się z kondensatora ceramicznego 47pF i rezystora 470 ohm. Rezystor jest wlutowany między pinem 38(Analog_delayed) i 39(Inv_Clock_7_MHz), a kondensator między pinem 38(Analog_delayed) a GND. Pin 33 CDAC musi być wtedy połączony z pinem 37 (CDAC_output). Tak to tłumaczy translator.