15.01.2022 14:25
[#1]
Dynamic RAM Controller w Amidze 500
Ma ktoś ochotę wyjaśnić jak zrealizowano Dynamic RAM Controller Amidze 500.
Jak to jest możliwe, że z kości 41256 (kilobit) uzyskano tyle RAMU?
Przyda sie schemat pgladowy podłączenia procesora CPu i Agnusa do RAM'u.
Moge przesłać link do pdf'a np. NEC 41256.
Jak to jest możliwe, że z kości 41256 (kilobit) uzyskano tyle RAMU?
Przyda sie schemat pgladowy podłączenia procesora CPu i Agnusa do RAM'u.
Moge przesłać link do pdf'a np. NEC 41256.
15.01.2022 17:17
[#3]
Re: Dynamic RAM Controller w Amidze 500
@mrcha_67, post #1
A konktretnie to czego nie rozumiesz? A500 ma albo 16x1b (rev5) albo 4x4bit (rev6) na magistrali danych, pojemność wynika wprost z ilości kości (i linii adresowych oraz sygnałów RAS i CAS). 41256 ma 262 tysiące komórek pamięci 1bit więc trzeba 16 kości by uzyskać 512kB (16 kości x 256k x 1bit). W przypadku kości 356kx4 dość oczywiste jest, że dla komórek "4bitowych" potrzeba tych kostek 4x mniej. Jak to w DRAM ogółem adresowanie polega na załadowaniu części adresu podczas RAS a drugiej częsci podczas CAS. Amiga wystawia kilka CAS w zależności od banku pamięci (więc dla 2MB CHIP RAM jest sygnałów więcej, tak samo by wykorzystać SLOW RAM trzeba wygenerować kolejne sygnały CAS).
15.01.2022 20:37
[#4]
Re: Dynamic RAM Controller w Amidze 500
@abcdef, post #3
256k x 16 kości to z kalkulatora 4096 kiloBITÓW [a propos liczba w palecie kolorów]
Kilobity dzielimy jeszcze przez 8 [bit] i wychodzi w bajtach.
Czyli jedna kość 256 kiloBITÓW /8 = 32 Kilobajty
>>>
32 kilobajty x 16 kości = FAKT 512 kilobajtów.
Kurcze trochę dużo to zajmuje na płycie, rev5.
Lepsze te od rev6a, bo 4x mniej kości. Jaki jest symbol tych kości w strukturze 4bit'owej?
Bo jakby tych użyć x 16 to weszłoby na płytę 2 MB.
PS
... i dalsze 2 MB pod klapkę...>>>A501
PS2
Już mam: 514256 [256 kilo adresów x 4bit]
Ostatnia aktualizacja: 15.01.2022 20:49:03 przez mrcha_67
Kilobity dzielimy jeszcze przez 8 [bit] i wychodzi w bajtach.
Czyli jedna kość 256 kiloBITÓW /8 = 32 Kilobajty
>>>
32 kilobajty x 16 kości = FAKT 512 kilobajtów.
Kurcze trochę dużo to zajmuje na płycie, rev5.
Lepsze te od rev6a, bo 4x mniej kości. Jaki jest symbol tych kości w strukturze 4bit'owej?
Bo jakby tych użyć x 16 to weszłoby na płytę 2 MB.
PS
... i dalsze 2 MB pod klapkę...>>>A501
PS2
Już mam: 514256 [256 kilo adresów x 4bit]
Ostatnia aktualizacja: 15.01.2022 20:49:03 przez mrcha_67
15.01.2022 23:24
[#6]
Re: Dynamic RAM Controller w Amidze 500
@mrcha_67, post #5
I tak to niewiele daje.
Procesor Amigi 500 potrafi na 24 liniach adresowych rozróznić 16M komórek pamięci ido tego ma odpwiedź szyny danych x16 linii.
Raczej pomyłka szukać 2MB Chip RAM'u jako High-End technik.
2 MB adresów jest w CHIP a to z koleji x16 bitów /8 = w bajtach. [w/g mapy pamięci A500]
Dodatkowo najlepiej od razu stosować banki pamięci w strukturze x16 bitów bo w jednym cyklu idą równolegle.
Najgorsze banki to fakt, w strukturze x1 bitowej. Cały cykl adresowy trzeba trzymać niedokończony aż wejdzie po kleji szeregowo wszystkie 16 bitów, czyli przy dostępie do pamieci 16x różnica w prędkości!
Średni wyrobią się pamięci x4 bitowe. 4x szybsze od x1 bitowych i 4x wolniejsze od banków x16 bitowych.
Teraz jest dobra myśl zrobić zupełnie nową płytę główną, od razu z IDE controller i CF. Lepsze banki pamięci x16 bitów.
Wszystko jest, sami sprawdźcie: TUTAJ KATALOG
Ostatnia aktualizacja: 15.01.2022 23:26:22 przez mrcha_67
Procesor Amigi 500 potrafi na 24 liniach adresowych rozróznić 16M komórek pamięci ido tego ma odpwiedź szyny danych x16 linii.
Raczej pomyłka szukać 2MB Chip RAM'u jako High-End technik.
2 MB adresów jest w CHIP a to z koleji x16 bitów /8 = w bajtach. [w/g mapy pamięci A500]
Dodatkowo najlepiej od razu stosować banki pamięci w strukturze x16 bitów bo w jednym cyklu idą równolegle.
Najgorsze banki to fakt, w strukturze x1 bitowej. Cały cykl adresowy trzeba trzymać niedokończony aż wejdzie po kleji szeregowo wszystkie 16 bitów, czyli przy dostępie do pamieci 16x różnica w prędkości!
Średni wyrobią się pamięci x4 bitowe. 4x szybsze od x1 bitowych i 4x wolniejsze od banków x16 bitowych.
Teraz jest dobra myśl zrobić zupełnie nową płytę główną, od razu z IDE controller i CF. Lepsze banki pamięci x16 bitów.
Wszystko jest, sami sprawdźcie: TUTAJ KATALOG
Ostatnia aktualizacja: 15.01.2022 23:26:22 przez mrcha_67
15.01.2022 23:31
[#7]
Re: Dynamic RAM Controller w Amidze 500
@mrcha_67, post #6
2 MB adresów z CHIP RAM to 4 MB pamięci
8 MB adresów FAST RAM to 16 MB w kazdym banku pamięci do dalszego mnożenia przy pomocy MMU. [paged memory]
MMU musi być. Jak nie ma IC [chip'a] to trzeba uzyć kawał płyty z sekcją do realizacji MMU i układów niższej integracji. Na potrzeby nowej płyty powinien powstać special IC.
Ostatnia aktualizacja: 15.01.2022 23:32:48 przez mrcha_67
8 MB adresów FAST RAM to 16 MB w kazdym banku pamięci do dalszego mnożenia przy pomocy MMU. [paged memory]
MMU musi być. Jak nie ma IC [chip'a] to trzeba uzyć kawał płyty z sekcją do realizacji MMU i układów niższej integracji. Na potrzeby nowej płyty powinien powstać special IC.
Ostatnia aktualizacja: 15.01.2022 23:32:48 przez mrcha_67
16.01.2022 08:29
[#8]
Re: Dynamic RAM Controller w Amidze 500
@mrcha_67, post #6
Nie kolego, masz schematy A500, rev5 różni się od rev6, że w rev5 wszystkie 16 kości jest adresowanych naraz i każda przechowuje pod danym adresem 1 bitowy kawałek układanki. W rev6 wszystkie 4 kości na płycie to jeden bank i są adresowane naraz przechowując 4 bitowy kawałek układanki (całej 16 bitowej zawartości danego adresu, a adresy przeskakują zawsze co 2 bajty, bo NIE MA A0 czyli najmniej znaczącego bitu adresu w procesorze! Jeśli chcemy z tych 2 bajtowych komórek odczytać górne 8 bitów albo dolne 8 bitów to wystawiany jest sygnał UDS albo LDS). Innymi słowy nie ma funkcjonalnej różnicy między kostkami o organizacji 1 bit, 4 bit czy 16 bit - po prostu trzeba kości więcej. Te 16 kostek 1bit można zastąpić 1 kostką 16bit, ale nie będzie to szybsze. Tak samo nie będzie szybsze stosowanie kości 70ns zamiast 100 czy 120. Agnus ma swoje sztywno ustawione cykle dostępu do pamięci i o ile nie przegniemy w drugą stronę (jakieś ultra wolne DRAM) to będzie działać jednakowo.
Nowych płyt jest co najmniej kilka, ale żadna nie jest ze względu na "lepsze banki pamięci" bo jak wyżej napisałem nie ma to jakiegokolwiek znaczenia funkcjonalnego. Czy w którymś z tych projektów jest zintegrowany CPLD udający gayle - nie mam pojęcia, nie widziałem. Można sobie płytę zaprojektować, która da od razu 68030, bo czemu nie. Albo da Zorro II. Można wiele rzeczy - chcesz to rób.
Teraz jest dobra myśl zrobić zupełnie nową płytę główną
Nowych płyt jest co najmniej kilka, ale żadna nie jest ze względu na "lepsze banki pamięci" bo jak wyżej napisałem nie ma to jakiegokolwiek znaczenia funkcjonalnego. Czy w którymś z tych projektów jest zintegrowany CPLD udający gayle - nie mam pojęcia, nie widziałem. Można sobie płytę zaprojektować, która da od razu 68030, bo czemu nie. Albo da Zorro II. Można wiele rzeczy - chcesz to rób.
16.01.2022 16:34
[#9]
Re: Dynamic RAM Controller w Amidze 500
@abcdef, post #8
w rev5 wszystkie 16 kości jest adresowanych naraz i każda przechowuje pod danym adresem 1 bitowy kawałek układanki
OK, rozumiem.
Wychodzi taka struktura:
256 kilo adresów x16 [16 x1] /8 =512 kb DATA
I fakt, przez to szybsze nie będzie.
Tyle że CPU ma 24 linie adresów, to daje 16 ,777. 215 adresów a każdy przecież 16 bitowy, DATA.
To chyba możliwości kolejne na lepszą, kompatybilna płytę główną, moim zdaniem przy zachowaniu klasycznych układów DIP, PLCC z tamtej epoki.
Tyle, że pojemnościowo [na płyte] to by weszły te kości x4 bit w ilości tej samej co na rev5.
To daje 2MB i tak samo można przebudować A501, na dalsze 2MB przy układach (retro) DIP.
Wytyczne do nowej płyty (no ale przypuśćmy...)
IDE kontroler na płycie
Karta CF pod klapka [trapdoor]
układy pamięci na podstawkach,
3 układy PLCC :MMU, System kontroller, HUB serial portu
16 bitowy port równległy (a nie stary 8 bitowy Centronics)
Shadow Buffering Technology, podwójny bufor w fast RAM [port dla obcego kontrolera 16 bitowego IDE-CPU], podwójny obszar CHIP RAM [Agnus-CPU]
DUUUZO FAST RAM'u w bankach krawędziowych na płycie
I nie musi być zmiany procesora dla A500 na 68030...Stary dobry 68k.
Troche mi zalezy, może bym kupił taką płytę.
Ostatnia aktualizacja: 16.01.2022 16:38:09 przez mrcha_67
16.01.2022 17:05
[#11]
Re: Dynamic RAM Controller w Amidze 500
@mrcha_67, post #9
W User's Manual A500 mapa pamięci dzieli obszar 16M na bloki.
górny obszar 2M to CHIP RAM. No ale chyba adresów???
2M adresów x16 bit daje 4 MB pamięci DATA.
Warto o tym wspomniecze wzgledu na kompatybilnośc. Kanon konsoli musi być zachowany.
Ale już się można cieszyć na 8MB FAST RAM adresów bo daje 16MB pamięci DATA dla jednego stronicowanego banku. Ile razy chcemy ten bank pomnożyć zależy od konstrukcji komputera a zgodność zostanie zachowana.
Nowy soft chętnie to wykorzysta.
górny obszar 2M to CHIP RAM. No ale chyba adresów???
2M adresów x16 bit daje 4 MB pamięci DATA.
Warto o tym wspomniecze wzgledu na kompatybilnośc. Kanon konsoli musi być zachowany.
Ale już się można cieszyć na 8MB FAST RAM adresów bo daje 16MB pamięci DATA dla jednego stronicowanego banku. Ile razy chcemy ten bank pomnożyć zależy od konstrukcji komputera a zgodność zostanie zachowana.
Nowy soft chętnie to wykorzysta.
