[#22]
Re: Skoro SIMM za wolny...
@Shredder,
post #12
Interesuje mnie natomiast to, że skoro proc musi czekać 40 powiedzmy milisekund na wykonanie operacji przez samą tylko kość, to np za taki sd ramem czekał by tylko powiedzmy 4 milisekundy no to chyba jest jakaś różnica.....
Nie rozumiesz chyba zasady działania kontrolera DRAM, w takim kontrolerze do pamięci zostaje wysłany adres i żądanie zapisu/odczytu, kontroler czeka potem określoną ilość czasu np 60ns i wystawia procesorowi sygnał, że może odczytać dane. Włożenie kości o czasie odstępu 10ns nic nie da, ponieważ kontroler pamięci i tak będzie czekał 60ns, zanim powie procesorowi, że może odczytać dane, należałoby zmodyfikować wsad układów MACH, by ten czas był mniejszy. Czas oczekiwania jest wyliczony w zależności od częstotliwości taktowania kontrolera i jest określony w postaci ilości taktów zegara, które mają być odliczone od czasu żądania dostępu do zezwolenia procesorowi na operację, z tego powodu np podkręcone karty turbo potrzebują kości o szybszym dostępie niż 60ns.
Tak więc, bez modyfikacji kontrolera pamięci taka przejściówka nie ma po prostu sensu, analogicznie włożenie SDRAM 133MHz do płyty, która obsługuje tylko 66MHz nie spowoduje żadnego wzrostu wydajności, a jeśli już to tylko z powodu krótszych timingów, lecz tutaj kontroler SDRAM potrafi odczytać z SDRAMu (taka mała kosteczka na pamięci) timingi z jakimi ma pracować. Istnieje możliwość, by kontroler DRAM za pomocą jakiegoś algorytmu wykrył jaki czas oczekiwania posiada dana pamięć, lecz takie rozwiązania występowały chyba tylko w PC, gdyby istniały w Amigach, to Stachu nie musiałby szukać DRAMów o czasie dostępu 50ns, bo wszystko śmigałoby nawet na 70ns, tylko trochę wolniej.
Opóźnienie CL3 to 30ns. Niech mnie ktoś poprawi jeśli namieszałem, ale wielkiego wzrostu wydajności to chyba się spodziewać nie można?
30ns to występuje w przypadku odczytu adresów losowych, w trybie burst powinno to być 10ns przy takim zegarze.