11.05.2016 21:30
[#1]
pamięć DRAM
Pytanie do kolegów w temacie. . Wyjaśni mi ktoś na czym polega multiplexing pamięci DRAM. . Wiem ze mamy dwa adresy procesora do każdej linii adresowej pamięci. . Pytanie czym się różni i jak powinien wyglądać multiplexing dla pamięci powiedzmy 1Mx16bit i pamięci 4Mx4bit np HY5117404A ?
12.05.2016 18:13
[#2]
Re: pamięć DRAM
@lukzer, post #1
Sprobuje ci odpowiedziec najprosciej jak potrafie, podajac troche teorii.
Jak wiesz zeby polaczyc pamiec np z procesorem trzeba pociagnac iles tam fizycznych linii czyli sciezek na plytce drukowanej. Na poczatku instnienia komputerow tych sciezek nie bylo za duzo. Jednak wraz z wiekszymi pojemnosciami pamieci i szerszymi magistralami zaczelo robic sie ciasno, sciezek przybywalo.
Dlatego ktos wpadl na pomysl zeby magistrale adresowania pamieci zdredukowac jak najbardziej sie da. I wymyslono wlasnie mulitipleksacje szyny adresowej.
Po krotce wyglada to tak, ze cala szyna adresowa (lub jej fragmnet) ktora wychodzi z procesora (np 16 bitow) jest upychana do 8 bitow. To upychanie robia wlasnie uklady zwane muliplekserami.
Pytanie jak to dziala. Otoz po tych osmiu bitach leca dane o adresie w taki sposob:
pierwsze 8 bitow, drugiew 8 bitow, pierwsze 8 bitow, drugie osiem bitow,..... itd.
Pamiec DRAM jest tak skonstruowana ze podczas operacji odczytu/zapisu najpierw jest "zatrzaskiwane" pierwsze osiem bitow, a pozniej dolaczana jest reszta.
Wszystko to odbywa sie wysylajac do pamieci sygnaly RAS i CAS.
W duzej mierze wazna role odgrywa tu uklad generowania tych sygnalow.
Podam najprostrzy przyklad opierajac sie jak to jest zrobione w ZX Spectrum gdzie tego typu pamieci zastosowano.
W momencie gdy procesor zada dostepu do pamieci, wysyla wygnal. Sygnal ten podpiety jest do sygnalu RAS pamieci bezposrednio oraz do multipeksera polaczonego przez linie opozniajaca wykonana z kilku bramek logicznych.
Zaraz gdy pojawia sie sygnal dostepu, pamiec dostaje polowke adresu, a chwile pozniej multiplekser sie przelacza i podaje druga polowke wysylajac dodatkowo sygnal CAS.
Gdy pamiec wykryje podanie obu sygnalow RAS i CAS to wie ze caly adres nadszedl.
W Amidze 500 jest to zrobione podobnie (ogolne zalezy to od typu pamieci) z tym ze tutaj trzeba uwzglednic szersza szyne danych. Dlatego jak przyjrzysz sie schematowi to zobaczysz ze kazde 8 bitow danych ma wlasny sygnal CAS. W A1200/3000/4000 tych synalow bedzie cztery.
Sygnalow RAS moze bys dowolna ilosc i to zalezy od ilosci fizycznie zamontowanych kostek pamieci.
Moze toche metnie to opisalem wiec pewnie pare osob cos jeszcze dopisze.
Ostatnia aktualizacja: 12.05.2016 18:16:40 przez Phibrizzo
Jak wiesz zeby polaczyc pamiec np z procesorem trzeba pociagnac iles tam fizycznych linii czyli sciezek na plytce drukowanej. Na poczatku instnienia komputerow tych sciezek nie bylo za duzo. Jednak wraz z wiekszymi pojemnosciami pamieci i szerszymi magistralami zaczelo robic sie ciasno, sciezek przybywalo.
Dlatego ktos wpadl na pomysl zeby magistrale adresowania pamieci zdredukowac jak najbardziej sie da. I wymyslono wlasnie mulitipleksacje szyny adresowej.
Po krotce wyglada to tak, ze cala szyna adresowa (lub jej fragmnet) ktora wychodzi z procesora (np 16 bitow) jest upychana do 8 bitow. To upychanie robia wlasnie uklady zwane muliplekserami.
Pytanie jak to dziala. Otoz po tych osmiu bitach leca dane o adresie w taki sposob:
pierwsze 8 bitow, drugiew 8 bitow, pierwsze 8 bitow, drugie osiem bitow,..... itd.
Pamiec DRAM jest tak skonstruowana ze podczas operacji odczytu/zapisu najpierw jest "zatrzaskiwane" pierwsze osiem bitow, a pozniej dolaczana jest reszta.
Wszystko to odbywa sie wysylajac do pamieci sygnaly RAS i CAS.
W duzej mierze wazna role odgrywa tu uklad generowania tych sygnalow.
Podam najprostrzy przyklad opierajac sie jak to jest zrobione w ZX Spectrum gdzie tego typu pamieci zastosowano.
W momencie gdy procesor zada dostepu do pamieci, wysyla wygnal. Sygnal ten podpiety jest do sygnalu RAS pamieci bezposrednio oraz do multipeksera polaczonego przez linie opozniajaca wykonana z kilku bramek logicznych.
Zaraz gdy pojawia sie sygnal dostepu, pamiec dostaje polowke adresu, a chwile pozniej multiplekser sie przelacza i podaje druga polowke wysylajac dodatkowo sygnal CAS.
Gdy pamiec wykryje podanie obu sygnalow RAS i CAS to wie ze caly adres nadszedl.
W Amidze 500 jest to zrobione podobnie (ogolne zalezy to od typu pamieci) z tym ze tutaj trzeba uwzglednic szersza szyne danych. Dlatego jak przyjrzysz sie schematowi to zobaczysz ze kazde 8 bitow danych ma wlasny sygnal CAS. W A1200/3000/4000 tych synalow bedzie cztery.
Sygnalow RAS moze bys dowolna ilosc i to zalezy od ilosci fizycznie zamontowanych kostek pamieci.
Moze toche metnie to opisalem wiec pewnie pare osob cos jeszcze dopisze.
Ostatnia aktualizacja: 12.05.2016 18:16:40 przez Phibrizzo