Próbuję (z miernym skutkiem) zaimplementować obsługę clockportu w VHDLu.

Przeczytałem opis działania clockportu chyba ze 100 razy. Jeśli dobrze rozumiem, to linie IORD oraz IOWR są aktywne stanem niskim (logiczne 0). Jeśli linia IORD jest aktywna to urządzenie powinno ustawiać odpowiednie bity na szynie danych do odczytu przez CPU. Jeśli linia IOWR jest aktywana, to CPU ustawia odp. bity na szynie danych do zapisu do urządzenia. Zaimplementowałem taki kod w VHDLu:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity clockport is
    Port(	-- clockport signals
			data :		inout STD_LOGIC_VECTOR (7 downto 0); -- data pins
			addressIn :	in STD_LOGIC_VECTOR (3 downto 0); -- address pins
			iord :		in STD_LOGIC; -- active low when read from device to CPU
			iowr :		in STD_LOGIC; -- active low when write from CPU to device
			--cs :		in STD_LOGIC;
			-- debug signals
			addressOut : out STD_LOGIC_VECTOR (3 downto 0);
			-- registers used to exchange data
			--btnReg :	in STD_LOGIC_VECTOR (3 downto 0)
			testOut : 	out STD_LOGIC_VECTOR (7 downto 0)
			);
end clockport;

architecture Behavioral of clockport is

	signal address : STD_LOGIC_VECTOR (3 downto 0);

begin
	address <= addressIn when iord = '0' or iowr = '0';
	addressOut <= address;

	process (iowr)
	begin
		if iowr = '0' then
			testOut <= data;
		end if;
	end process;
	process (iord)
	begin
		if iord = '0' then
			data <= "00000001";
		end if;
	end process;

end Behavioral;

(BTW. tag code jest dość bezużyteczny jak widać wyżej - zjada wcięcia zrobione tabami)

Niestety nie działa on zgodnie z oczekiwaniami. Proces iowr nie zapisuje niczego do urządzenia, a iord powoduje "zawieszenie" Amigi. Natomiast, jeśli zrobię coś takiego, potencjalnie bezsensownego:

process (iord)
	begin
		if rising_edge(iord) then
			testOut <= data;
		end if;
	end process;

To okazuje się, że zapis do urządzenia działa z powodzeniem (mogę wyświetlić bajt zapisany do clockportu na wyświetlaczu 7-segmentowym)! Wybaczcie wyjątkową lamerskość tego kodu, ale to mój pierwszy projekt w VHDL .

Kod całego projektu tutaj.

• Odpowiedz

@strim, post #1

Problem częściowo rozwiązany... miałem zamienione piny iord i iowr, więc nie miało prawa to działać. Poza tym gdy iord nie jest aktywne, piny danych powinny być nieaktywne... Więc obecnie odczyt wygląda tak:

data <= "00000001" when (iord = '0') AND address = "1111" else
			   "ZZZZZZZZ";

A zapis:

process (iowr)
	begin
		if iowr = '0' then
			testOut <= data;
		end if;
	end process;

Niemniej, odczyt nie działa całkiem dobrze. Raz na kilka odczytów dostaje jakąś inną, losową wartość, zamiast 00000001 .

Ostatnia aktualizacja: 09.01.2013 18:56:19 przez strim

• Odpowiedz

@strim, post #2

• Odpowiedz

@strim, post #1

• Odpowiedz

@rafgc, post #4

Haha, nie to służy póki co tylko do debugu czy dane prawidłowo są zapisywane do rejestrów CPLD. Docelowo chce mieć transmisję danych Amiga-PC via USB.

Filmik .

• Odpowiedz

@strim, post #5

• Odpowiedz

@strim, post #6

module clockport (
					d0, d1, d2, d3, d4, d5, d6, d7, cs, ior, iow
					);
			
inout d0, d1, d2, d3, d4, d5, d6, d7;
input cs, ior, iow;

wire write_event, read_event;		
reg [7:0] register;


assign write_event = !(cs | iow);
assign read_event = !(cs | ior);

assign {d7, d6, d5, d4, d3, d2, d1, d0} = read_event?register:8'bZ;

always@(posedge write_event)
	begin
	register <= {d7, d6, d5, d4, d3, d2, d1, d0};
	end
	
endmodule

• Odpowiedz

@rafgc, post #7

• Odpowiedz

@strim, post #8

Eh, OK, wydaje mi się, że winę za ten stan rzeczy ponosi okablowanie. Problemy nasilają się lub znikają zależnie od tego pod jakim kątem jest wtyczka (używam jeszcze tej co kiedyś mi wysłałeś ).

• Odpowiedz

@strim, post #9

• Odpowiedz

@rafgc, post #10

Wyłączyłem kompa stacjonarnego pod biurkiem... problem zniknął . Co raczej dowodzi problemu w okablowaniu.

Tylko ciężko w ten sposób developować. Na laptopie mam tylko MacOSa, a na niego środowisko Xilinx nie jest dostępne wcale. Więc korzystam z kompa stacjonarnego z Linuxem... który jak widać powoduje jakieś mega zakłócenia. Muszę przemyśleć jak to rozwiązać wszystko.

Jeśli chodzi o samego VHDLa to nie stanowi on dla mnie aż tak dużego problemu, jak myślałem na początku że będzie stanowił :P. Co prawda mam jeszcze kłopoty z operacjami sekwencyjnymi, ale jak widzisz proste rzeczy już daje radę zrobić.

Ostatnia aktualizacja: 10.01.2013 00:02:41 przez strim

• Odpowiedz

@strim, post #11

• Odpowiedz

@strim, post #12

• Odpowiedz

@strim, post #11

• Odpowiedz

@strim, post #12

Mam też działające już przesyłanie pojedyńczych bajtów w drugą stronę. Teraz jeszcze jakiś rejestr do synchronizacji i będzie można przesyłać całe pliki .

Swoją drogą, ten projekt wykazuje, że dla chcącego nic trudnego - jeszcze w grudniu nie znałem VHDLa, a płytkę z CoolRunnerem dostałem na gwiazdkę. Koszt całego przedsięwzięcia też nie jakiś dramatyczny:
- CoolRunner II starter board - 136PLN
- 2x KAmodLVC - 87PLN
- Breadboard - 15PLN
- Kabelki, i inne takie pierdoły - ~30PLN
Łacznie ok. 268PLN.

@rafgc folia pomogła

Ostatnia aktualizacja: 10.01.2013 22:33:43 przez strim

• Odpowiedz

@strim, post #15

A tak poważnie, to planujesz zrobić produkt dla ludzi na sprzedaż? Domyślam się, że póki co robisz to dla siebie i dla nauki, ale jeśli wyjdzie coś fajnego to może warto zbadać rynek.

Ale przede wszystkim gratuluję kawałka dobrej roboty, najfajniejsze są te momenty kiedy kilka cyfr w konsoli wywołują większą radość niż ukończenie najlepszej gry. ;) Powodzenia!

• Odpowiedz

@Nathanel, post #16

• Odpowiedz

@strim, post #17

• Odpowiedz

@wawrzon, post #18

• Odpowiedz

@strim, post #19

• Odpowiedz

@strim, post #20

• Odpowiedz

@strim, post #11

• Odpowiedz

@rafgc, post #21

• Odpowiedz

@pekdar, post #22

Co musiałoby być jeszcze zaimplementowane w tym PLD, aby można było podpiąć pod to jakiś stos USB?

Co napisał Konrad...

Kontroler USB Ale to nie wlezie do takiego maluszka...

Otóż to, obecnie cała obsługa USB (jako urządzenia) opiera się na firmware który znajduje się w mikrokontrolerze na tej płytce. Ja zaimplementowałem komunikację z tym mikrokontrolerem, obsługę peryferiów płytki (wyświetlacza, LEDów, przycisków) i to zajęło już prawie połowę tego CPLD. A to (XC2C256) jest największy CPLD rodziny CoolRunner II, który dostępny jest w sensownej cenie. Większe są trudno osiągalne.

Xilinx ma nawet jakieś IP core kontrolera USB, z tego co wiem dostępne nawet w WebPacku, ale dostępny jest tylko dla FPGA, i to tych większych. Chciałbym nabyć jakąś płytkę z FPGA np. coś takiego, ale ich ceny... . A mam jeszcze sporo innych wydatków.

W każdym razie teraz chciałbym dokończyć ten prosty projekt, udokumentować i udostępnić światu. Może spowoduje to nowy boom rozszerzeń na clockport .

jeżeli jakiś nowszy to stawiasz virtualbox-a z XP i jazda

Prędzej już Linuxa bym w tej maszynie wirtualnej postawił :P.

• Odpowiedz

@strim, post #24

• Odpowiedz

@rafgc, post #25

• Odpowiedz

@strim, post #15

• Odpowiedz

@strim, post #26

• Odpowiedz

@abcdef, post #28

• Odpowiedz

@strim, post #29

• Odpowiedz