12.09.2014 02:24
[#151]
Re: Turbo do A3/4000
@bogumil, post #149
Autokonfiguracja pamieci w tym obszarze moze byc zrobiona albo przez exec.library
albo przez expansion.library. $10000000-$30000000 to nie jest obszar Z3, bo ten
ma 1GB od $40000000 do $80000000. Co do autokonfiguracji pamieci to mozna by
jeszcze zobaczyc jak jest robiona dla A3000/A4000 i pamieci z plyty, czy jest
robiona za pomoca kickstartu czy w jakis inny sposob.
albo przez expansion.library. $10000000-$30000000 to nie jest obszar Z3, bo ten
ma 1GB od $40000000 do $80000000. Co do autokonfiguracji pamieci to mozna by
jeszcze zobaczyc jak jest robiona dla A3000/A4000 i pamieci z plyty, czy jest
robiona za pomoca kickstartu czy w jakis inny sposob.
12.09.2014 08:44
[#153]
Re: Turbo do A3/4000
@Don_Adan, post #151
$10000000-$30000000 to nie jest obszar Z3, bo ten
ma 1GB od $40000000 do $80000000.
Opierając się na dokumentacji:
link
ZIII od $10000000 do $80000000.
Czy ktoś to sprawdzał?
Chyba tak:
link
Originally Posted by Paul_s:
Yep, AmigaKit confirmed that 4 x 256MB Zorram boards worked to give 1GB total... pic below was posted in the official Zorram thread when they started shipping earlier this year...
http://www.amigakit.com/images/4xzorram-4060t.jpg
I'm not sure of the actual limit... 3GB maybe? 256MB is OTT for an Amiga let alone 1GB
If I recall, 5 were tried and it starting doing wierd stuff at 1280MB (5x 256MB).
This was tested without Accellerator memory.
Pięć kart pamięci ZIII z autoconfiguracją.
Czy dalej uważasz, że limit w ZIII to 1GB?
Może to dotyczy kart I/O nie zaś kart pamięci.
Tak chyba jest w ZII, ale już nie mam czasu tego szukać.
Ostatnia aktualizacja: 12.09.2014 08:45:46 przez bogumil
Ostatnia aktualizacja: 12.09.2014 08:46:05 przez bogumil
Ostatnia aktualizacja: 12.09.2014 08:48:50 przez bogumil
12.09.2014 08:50
[#154]
Re: Turbo do A3/4000
@bogumil, post #150
@bogumil
Nie jest potrzebny, Xilinx jest taktowany własnym zegarem, w razie potrzeby mam też sygnał taktujący CPU podciągnięty gdyby trzeba było coś zsynchronizować.
Nie, ale raczej nie jest potrzebny ;).
MA24-MA26 to po prostu A24-A26. Sądzę, że _REMAP miał włączać/wyłączać MAPROM ale chyba schemat A3630 jest niekompletny, bo nigdzie poza tym U100 go nie widać.
Na slocie są one tylko raz, opisane jako MA24-MA26. Na schemacie rzeczywiście jest błąd, bo powinno być tak, że te sygnały są poprowadzone przez CPLD, natomiast teraz wygląda jakby były podłączone 2x... Przy włączonym MAPROMie te sygnały muszą być przekierowane na inne linie adresowe, pod którymi jest dostępny Kick załadowany do RAMu.
Szczerze mówiąc nie wiem przez co jest generowany. Dlatego myślałem raczej nad zrobieniem rejestru w CPLD który będzie tą funkcjonalność aktywował.
@pawelini
Choćby z tego, że sygnał _RAMSLOT dekoduje tylko 0x08000000-0x0fffffff.
Przejrzałem schemat A3630 i nie widzę na Twoim schemacie sygnału CLK90_EXP z pinu 126 wykorzystywany do MAP-ROM.
Nie jest potrzebny, Xilinx jest taktowany własnym zegarem, w razie potrzeby mam też sygnał taktujący CPU podciągnięty gdyby trzeba było coś zsynchronizować.
Masz opis wsadu do U100 ( nie widzę by lutowali go na kartach A3630 )?
Nie, ale raczej nie jest potrzebny ;).
Jest jakiś opis do sygnałów MA24-MA26 i _REMAP?
MA24-MA26 to po prostu A24-A26. Sądzę, że _REMAP miał włączać/wyłączać MAPROM ale chyba schemat A3630 jest niekompletny, bo nigdzie poza tym U100 go nie widać.
Poprowadziłeś dwa razy do Xilinxa adresy A24-A26 które są opisane na slocie jako MA24-MA26.
Na slocie są one tylko raz, opisane jako MA24-MA26. Na schemacie rzeczywiście jest błąd, bo powinno być tak, że te sygnały są poprowadzone przez CPLD, natomiast teraz wygląda jakby były podłączone 2x... Przy włączonym MAPROMie te sygnały muszą być przekierowane na inne linie adresowe, pod którymi jest dostępny Kick załadowany do RAMu.
Sygnału _REMAP na schemacie A4000 nie znalazłem poza slotem procesora.
Szczerze mówiąc nie wiem przez co jest generowany. Dlatego myślałem raczej nad zrobieniem rejestru w CPLD który będzie tą funkcjonalność aktywował.
@pawelini
Choćby z tego, że sygnał _RAMSLOT dekoduje tylko 0x08000000-0x0fffffff.
12.09.2014 08:59
[#155]
Re: Turbo do A3/4000
@strim_, post #154
@strim
Dobrze je podpiąłeś. One idą przez CPLD. Trzeba się tylko dobrze przyjrzeć.
Ostatnia aktualizacja: 12.09.2014 09:00:10 przez jarob
Na slocie są one tylko raz, opisane jako MA24-MA26. Na schemacie rzeczywiście jest błąd, bo powinno być tak, że te sygnały są poprowadzone przez CPLD, natomiast teraz wygląda jakby były podłączone 2x... Przy włączonym MAPROMie te sygnały muszą być przekierowane na inne linie adresowe, pod którymi jest dostępny Kick załadowany do RAMu.
Dobrze je podpiąłeś. One idą przez CPLD. Trzeba się tylko dobrze przyjrzeć.
Ostatnia aktualizacja: 12.09.2014 09:00:10 przez jarob
12.09.2014 09:06
[#156]
Re: Turbo do A3/4000
@strim_, post #154
MA24-MA26 to po prostu A24-A26. Sądzę, że _REMAP miał włączać/wyłączać MAPROM ale chyba schemat A3630 jest niekompletny, bo nigdzie poza tym U100 go nie widać.
Przeglądając schemat A3630 widzę, że na wejściu gal U100 są A31-A24 i przez to nie podejrzewam by dotyczyło to MAPROM, raczej jest to alokacja określonych adresów A31-A24 poprzez MA24-MA26 i REMAP.
Dlatego pytałem się o informację o sygnałach MA24-MA26 i REMAP by móc zaimplementować w CPLD. Jeśli nie ma takiej informacji, wtedy lepiej je pominąć, i zrobić na stałe podłączenie A24-A26 w MA24-MA26, tak jak jest to na A3630.
12.09.2014 09:12
[#157]
Re: Turbo do A3/4000
@jarob, post #155
Dobrze je podpiąłeś. One idą przez CPLD. Trzeba się tylko dobrze przyjrzeć.
Gdzie na slocie są piny z sygnałami A24-A26, które są na CPLD od strony złącza?
Widzę jedynie:
MA24 pin 68
MA25 pin 72
MA26 pin 76
i one są poprowadzone do CPLD.
A24-A26 nie widzę.
Możesz je wskazać?
Mówię o adresach od strony złącza, nie procesora, by była jasność.
Ostatnia aktualizacja: 12.09.2014 09:13:37 przez bogumil
Ostatnia aktualizacja: 12.09.2014 09:13:56 przez bogumil
12.09.2014 09:17
[#158]
Re: Turbo do A3/4000
@bogumil, post #157
Nie muszę ich wskazywać.
Załatwia to CPLD. Jeśli nie ma mapromu to łączy wewnątrz sygnały A24 z MA24, A25 z MA25, a A26 z MA26. Jeśli zaś jest maprom, to łączy je inaczej.
Dobrze popatrz n a schemat A3630. Tam gdy jest założony gal u100, to nie ma rezystorów R103, R104, R105
Ostatnia aktualizacja: 12.09.2014 09:18:24 przez jarob
Załatwia to CPLD. Jeśli nie ma mapromu to łączy wewnątrz sygnały A24 z MA24, A25 z MA25, a A26 z MA26. Jeśli zaś jest maprom, to łączy je inaczej.
Dobrze popatrz n a schemat A3630. Tam gdy jest założony gal u100, to nie ma rezystorów R103, R104, R105
Ostatnia aktualizacja: 12.09.2014 09:18:24 przez jarob
12.09.2014 09:19
[#159]
Re: Turbo do A3/4000
@bogumil, post #156
Przeglądając schemat A3630 widzę, że na wejściu gal U100 są A31-A24 i przez to nie podejrzewam by dotyczyło to MAPROM, raczej jest to alokacja określonych adresów A31-A24 poprzez MA24-MA26 i REMAP.
To jest implementacja MAPROMu.
zrobić na stałe podłączenie A24-A26 w MA24-MA26
Na początku tak właśnie będzie ale w CPLD. Później zrobi się poprawną implementację.
Zwróć uwagę, że syngały A24-A26 występują tylko od strony procesora. Sygnały MA24-MA26 to są sygnały które idą DO płyty.
12.09.2014 09:28
[#160]
Re: Turbo do A3/4000
@jarob, post #158
Nie rozumiesz mnie.
Nie widzę potrzeby rezerwacji 3 pinów w CPLD na adresy A24-A26 od strony złącza, jeśli są zaimplementowane MA24-MA26.
To miałem na myśli pisząc o zdublowaniu.
By nie było problemów z szukaniem ścieżek przy projekcie płytki do czegoś, czego nie ma fizycznie na slocie.
Zaś co do rezystorów A24-A26/MA24-MA26.
Jak nie wiadomo jak zrobić implementację U100 w CPLD ( nie mam potwierdzenia, by była taka wiedza ), to lepiej te adresy przesłać jak resztę z puli A0-A31 przez CPLD.
Taka moja sugestia.
Nie widzę potrzeby rezerwacji 3 pinów w CPLD na adresy A24-A26 od strony złącza, jeśli są zaimplementowane MA24-MA26.
To miałem na myśli pisząc o zdublowaniu.
By nie było problemów z szukaniem ścieżek przy projekcie płytki do czegoś, czego nie ma fizycznie na slocie.
Zaś co do rezystorów A24-A26/MA24-MA26.
Jak nie wiadomo jak zrobić implementację U100 w CPLD ( nie mam potwierdzenia, by była taka wiedza ), to lepiej te adresy przesłać jak resztę z puli A0-A31 przez CPLD.
Taka moja sugestia.
12.09.2014 09:38
[#161]
Re: Turbo do A3/4000
@strim_, post #159
Zwróć uwagę, że syngały A24-A26 występują tylko od strony procesora. Sygnały MA24-MA26 to są sygnały które idą DO płyty.
Tu się zgadzam, i o tym pisałem.
Przeglądając schemat A3630 widzę, że na wejściu gal U100 są A31-A24 i przez to nie podejrzewam by dotyczyło to MAPROM, raczej jest to alokacja określonych adresów A31-A24 poprzez MA24-MA26 i REMAP.
To jest implementacja MAPROMu.
Czyli REMAP jest sygnałem wejścia do U100.
Jaki stan mają mieć MA24-MA26 na wyjściu U100?
A24-A31 powinny być w stanie niskim, by było odwołanie do adresu ROM dobrze myślę?
12.09.2014 13:08
[#162]
Re: Turbo do A3/4000
@bogumil, post #153
Nie kazdy doc w sieci jest prawidlowy. Ja tez podalem wczesniej doca,
gdzie obszar Z3 jest od $40000000 do $7FFFFFFF, i to jest wedlug mnie
raczej pewne, bo to jest doc z expansion library.
Tak, dalej uwazam, ze limit to 1GB, o tym ze ktos wrzucil 5xZorRAM 256MB
tez pisalem wczesniej. Tylko, ten ktos zapomnial podac pod jakim adresem jest
ta pamiec (wystarczy SysInfo do tego), bo jak piaty ZorRAM uzywa pamieci
od $80000000 do $8FFFFFFF to ta pamiec jest nieuzyteczna dla systemu
i po zapelnieniu 1GB beda problemy. Ale byc moze (w co watpie) piaty ZorRAM
uzywa obszaru od $30000000 do $40000000 to wtedy bedzie dzialac OK.
I gdyby obszar Z3 startowal od $10000000 a nie od $40000000 to karty Z3 by
sie lokowaly pod tym obszarem, a u mnie X-Surf-100 sie lokuje na $40000000,
czyli tam gdzie powinien.
A co do A3630 i U100 itp, to jest jeszcze doc do A3640 i tam moze to byc lepiej
przedstawione na schemacie. A o wsady to sie mozesz spytac SpeedGeeka ,on
chyba ma wszystkie (na pewno do A3640).
gdzie obszar Z3 jest od $40000000 do $7FFFFFFF, i to jest wedlug mnie
raczej pewne, bo to jest doc z expansion library.
Tak, dalej uwazam, ze limit to 1GB, o tym ze ktos wrzucil 5xZorRAM 256MB
tez pisalem wczesniej. Tylko, ten ktos zapomnial podac pod jakim adresem jest
ta pamiec (wystarczy SysInfo do tego), bo jak piaty ZorRAM uzywa pamieci
od $80000000 do $8FFFFFFF to ta pamiec jest nieuzyteczna dla systemu
i po zapelnieniu 1GB beda problemy. Ale byc moze (w co watpie) piaty ZorRAM
uzywa obszaru od $30000000 do $40000000 to wtedy bedzie dzialac OK.
I gdyby obszar Z3 startowal od $10000000 a nie od $40000000 to karty Z3 by
sie lokowaly pod tym obszarem, a u mnie X-Surf-100 sie lokuje na $40000000,
czyli tam gdzie powinien.
A co do A3630 i U100 itp, to jest jeszcze doc do A3640 i tam moze to byc lepiej
przedstawione na schemacie. A o wsady to sie mozesz spytac SpeedGeeka ,on
chyba ma wszystkie (na pewno do A3640).
12.09.2014 13:18
[#163]
Re: Turbo do A3/4000
@bogumil, post #161
Czyli REMAP jest sygnałem wejścia do U100.
Na to by wyglądało.
Jaki stan mają mieć MA24-MA26 na wyjściu U100?
To zależy od tego gdzie do RAMu został wykopiowany ROM i czy bierzący cykl jest wykonywany pod adres pod którym znajduje się zwykle ROM.
A24-A31 powinny być w stanie niskim, by było odwołanie do adresu ROM dobrze myślę.
Nie rozumiem do końca co masz na myśli, linie adresowe są aktywne stanem wysokim.
Przy analizie tego układu należy się przede wszystkim zastanowić po co zostało to w taki sposób zrobione na A3630/A3640. Naturalnie, dlatego, że te karty nie mają własnego RAMu. Więc MAPROM musiał się opierać o RAM znajdujący się na płycie głównej (stąd modyfikacja linii adresowych skierowanych do slotu).
Procesor wykonując cykl dostępu pod normalny adres ROM, po załączeniu tego układu miał aktywowane dodatkowe linie adresowe, które powodowały przekierowanie tego cyklu do wyższego adresu (pod którym jest RAM, zawierający wkopiowany obraz ROM).
W jaki sposób był konfigurowany konkretny adres w tym PALu tego nie wiem, ale dla nas to nie ma żadnego znaczenia, my będziemy mieli w tym celu rejestr w CPLD.
12.09.2014 16:02
[#164]
Re: Turbo do A3/4000
@Don_Adan, post #162
Nie kazdy doc w sieci jest prawidlowy. Ja tez podalem wczesniej doca,
gdzie obszar Z3 jest od $40000000 do $7FFFFFFF, i to jest wedlug mnie
raczej pewne, bo to jest doc z expansion library.
Tak, dalej uwazam, ze limit to 1GB, o tym ze ktos wrzucil 5xZorRAM 256MB
tez pisalem wczesniej. Tylko, ten ktos zapomnial podac pod jakim adresem jest
ta pamiec (wystarczy SysInfo do tego), bo jak piaty ZorRAM uzywa pamieci
od $80000000 do $8FFFFFFF to ta pamiec jest nieuzyteczna dla systemu
i po zapelnieniu 1GB beda problemy. Ale byc moze (w co watpie) piaty ZorRAM
uzywa obszaru od $30000000 do $40000000 to wtedy bedzie dzialac OK.
I gdyby obszar Z3 startowal od $10000000 a nie od $40000000 to karty Z3 by
sie lokowaly pod tym obszarem, a u mnie X-Surf-100 sie lokuje na $40000000,
czyli tam gdzie powinien.
Niech test rozstrzygnie.
Kiedyś przez kogoś....
12.09.2014 16:07
[#165]
Re: Turbo do A3/4000
@strim_, post #163
A24-A31 powinny być w stanie niskim, by było odwołanie do adresu ROM dobrze myślę.
Nie rozumiem do końca co masz na myśli, linie adresowe są aktywne stanem wysokim.
A tego to ja nie rozumiem.
Bit w adresie jest albo w stanie niskim albo wysokim.
Dla ROMu A24-A31 powinny być w niskim.
No może być w stanie nieustalonym lub wysokiej impedancji ale tego nie bierzemy pod uwagę.
W jaki sposób był konfigurowany konkretny adres w tym PALu tego nie wiem, ale dla nas to nie ma żadnego znaczenia, my będziemy mieli w tym celu rejestr w CPLD.
Czyli nie wiesz jakie stany mają być na MA24-MA26.
To też wiedza.
Trzeba poszperać, może ktoś coś wie.
A powinny być niezmienne ze względu na kompatybilność prawda?
12.09.2014 17:38
[#166]
Re: Turbo do A3/4000
@bogumil, post #165
Dla ROMu A24-A31 powinny być w niskim.
Jeśli jest cykl przez procesor wykonywany do ROMu, przy wyłączonym MAPROMie to powinny być w stanie niskim. Przy włączonym linie MA24-MA26 mogą być w stanie wysokim, w zależności od tego gdzie ulokowano kopie ROMu.
Czyli nie wiesz jakie stany mają być na MA24-MA26.
Wyobrażam sobie jakie mają być, ale jeszcze nie napisałem na to VHDLa ani nie przetestowałem :P. Te stany będą zależne od rejestru określającego gdzie w RAMie znajduje się kopia ROMu.
A powinny być niezmienne ze względu na kompatybilność prawda?
Na pewno nie będą stałe, przecież większość cykli nie będzie dotyczyła dostępu do ROMu i pod tymi adresami może być coś innego. Prawdopobnie dlatego oryginalny PAL był taktowany zegarem CLK90 (inaczej to by była czysta kombinatoryka).
Ostatnia aktualizacja: 12.09.2014 17:38:59 przez strim_
12.09.2014 18:58
[#167]
Re: Turbo do A3/4000
@bogumil, post #165
Jak dla mnie to mapowanie ROM-u w A3630/A3640 jest raczej zawsze pod ten sam
adres $07F80000, czyli tylko trzy bity sie roznia od adresu ROM-u $00F80000,
i pewnie do tego sa uzywane te MA24-MA26, czy jak im tam.
To by znaczylo, ze w A4000 trzeba miec pelne 16MB RAM-u na plycie, zeby
mapowanie zadzialalo. W przypadku A3000 wystarczy tylko 8MB RAM-u.
No i do tego sluzy przelacznik MapROM na plycie, ktory pewnie okresla
stan tych MA24-MA26.
adres $07F80000, czyli tylko trzy bity sie roznia od adresu ROM-u $00F80000,
i pewnie do tego sa uzywane te MA24-MA26, czy jak im tam.
To by znaczylo, ze w A4000 trzeba miec pelne 16MB RAM-u na plycie, zeby
mapowanie zadzialalo. W przypadku A3000 wystarczy tylko 8MB RAM-u.
No i do tego sluzy przelacznik MapROM na plycie, ktory pewnie okresla
stan tych MA24-MA26.
RAM_MAP_LOC EQU $07F80000 ; First location mapped ROM_MAP_LOC EQU $00F80000 ; First ROM location mapped ; move.l RAM_MAP_LOC,d2 ; Get what is there... cmp.l ROM_MAP_LOC,d2 ; Is it the same? bne.s map_Not ; If not, no mapping... move.l d0,RAM_MAP_LOC ; Try changing it... cmp.l ROM_MAP_LOC,d0 ; Did it match? bne.s map_Not2 ; Second test did not work? ; ; We are mapped... ; move.l #RAM_MMU_SIZE,(sp) ; Set it up... ; map_Not2: move.l d2,RAM_MAP_LOC ; Restore RAM... map_Not: map_Already: sub.l (sp)+,d0 ; Subtract mapping value...
13.09.2014 10:34
[#169]
Re: Turbo do A3/4000
@strim_, post #168
No i będziesz miał znacznie szybszy dostęp do mapowanego ROMu - nie dość że na karcie, to do tego SRAM.
A tak z ciekawości, po ile wyjdzie te 8 MB SRAM na karcie? Kości SRAM do tanich nie należą (obstawiam, że one będą stanowiły główną część kosztów części). Może dałoby się przewidzieć miejsca lutownicze na kolejne kostki np. do 16 MB? Albo jakieś kilkudziesięciopinowe złącze na minikartę z takim rozszerzeniem?
A tak z ciekawości, po ile wyjdzie te 8 MB SRAM na karcie? Kości SRAM do tanich nie należą (obstawiam, że one będą stanowiły główną część kosztów części). Może dałoby się przewidzieć miejsca lutownicze na kolejne kostki np. do 16 MB? Albo jakieś kilkudziesięciopinowe złącze na minikartę z takim rozszerzeniem?
13.09.2014 10:49
[#171]
Re: Turbo do A3/4000
@wali7, post #169
A tak z ciekawości, po ile wyjdzie te 8 MB SRAM na karcie?
Ok 170zł za 2x AS6C3216. To są najtańsze kości, które spełniają kryteria.
Istnieją jeszcze niewiele tańsze kości ISSI, ale nie nadają się do tej karty bo mają czas dostępu 70ns, jak się do tego doda 10ns opóźnienia generowanego przez CPLD, to mamy wydajność niższą niż RAM na płycie
. Może dałoby się przewidzieć miejsca lutownicze na kolejne kostki np. do 16 MB
Pomyślimy o tym. Na razie pierwszy prototyp musi w ogóle zadziałać ;). Te 8MB to nie musi być finalna specyfikacja karty.
Albo jakieś kilkudziesięciopinowe złącze na minikartę z takim rozszerzeniem?
Może, ale to podniosłoby dodatkowo koszt samej karty, zastanowię się.
13.09.2014 13:50
[#173]
Re: Turbo do A3/4000
@wali7, post #172
Co do tych złącz dodatkowych, to wystarczyłby rząd goldpinów. Albo lepiej dwa, na przeciwległych krawędziach, co od razu rozwiązałoby problem stabilnego mocowania do karty-matki.
Sama idea wyprowadzenia szyny na złącze nie jest zła.
Ale tak jak proponujesz to się raczej nie da. Zobacz ile miejsca jest nad kartą procesorową w A3000 i A4000 (w obudowach desktop). Dlatego w A4000 np. karta CVPPC montowana jest prostopadle do płyty głównej, a w A3000 niejako jest "przedłużeniem" karty turbo (równolegle nad płytą główną). Być może trzeba będzie zastosować podobne rozwiązanie, tylko mniej kijowe
. Na szczęście SRAMy grzeją się zdecydowanie mniej niż taka Permedia 2, gdzie w A3000 powstaje niezły piekarnik po umieszczeniu jej tuż nad płytą główną.
No ale nad tym pomyśli się później, pierwszy prototyp nie musi być rozszerzalny od razu, są bardziej kluczowe funkcjonalności o które trzeba zadbać.
13.09.2014 16:27
[#175]
Re: Turbo do A3/4000
@Don_Adan, post #174
Nie lepiej jest uzyc modulow 128MB DDR3 w cenie okolo 30 USD sztuka, tak
jak to robi/planuje Gunnar w projekcie turbo z Apollo core?
Oczywiście, że lepiej. Jak bym umiał zrobić kontroler DDR3 to bym już dawno zrobił
. `Poza tym, nie bierzesz pod kilku rzeczy. Ile kosztuje FPGA, którą Gunnar musi do tego zaprząc? Na XC95144XL którego tu używamy (koszt 30zł) nie da się zrobić kontrolera DDR3. Koszt najtańszego układu FPGA, na którym można to zrobić to ok 110zł. Z kolei te układy FPGA nie akceptują napięć 5V, co komplikuje cały projekt (dolicz koszt wszystkich potrzebnych komponentów, wyjdzie wcale nie taniej). Poza tym jak to debugować jak w DDR3 są częstotliwości rzędu setek MHz? Tutaj już "prosty" analizator stanów logicznych za 1500zł nie daje rady.
Mam taki plan, żeby w przyszłości zrobić prototyp na SDRAMach, ale na razie to jest plan.
13.09.2014 16:36
[#177]
Re: Turbo do A3/4000
@strim_, post #168
Po pewnym namyśle, ja raczej zrobię MAPROM w oparciu o RAM na karcie, a nie na płycie głównej. Wtedy będzie on działał on niezależnie od obsadzenia RAMu na płycie głównej.
Sprzętowo na tym schemacie nie dasz rady.
Nie odetniesz szyny danych i adresowej przy odwołaniu do obszaru ROMu.
Chyba że jest jakiś sygnał na złączu, który to realizuje.
Jeśli nie, to musisz uwzględnić układy 245 na tych szynach.
13.09.2014 16:54
[#178]
Re: Turbo do A3/4000
@spidi, post #176
@spidi
To jest prawda i w tym kierunku zamierzam iść
@bogumil
Wystarczyłoby puścić linie adresowe 19-23 z procesora przez CPLD (a nie tylko podłączyć CPLD do nich), sprawa byłaby załatwiona gdyż odwołanie do obszaru ROM na płycie nigdy nie miałoby miejsca, ale naprawdę MAPROM jest najmniejszym problemem w tej karcie
.
Ostatnia aktualizacja: 13.09.2014 16:56:16 przez strim_
Natomiast taki kontroler do SDRAM, to już spokojnie zmieści się na bardziej pojemniejszym CPLDku.
To jest prawda i w tym kierunku zamierzam iść
@bogumil
Nie odetniesz szyny danych i adresowej przy odwołaniu do obszaru ROMu.
Wystarczyłoby puścić linie adresowe 19-23 z procesora przez CPLD (a nie tylko podłączyć CPLD do nich), sprawa byłaby załatwiona gdyż odwołanie do obszaru ROM na płycie nigdy nie miałoby miejsca, ale naprawdę MAPROM jest najmniejszym problemem w tej karcie
.Ostatnia aktualizacja: 13.09.2014 16:56:16 przez strim_
13.09.2014 20:40
[#179]
Re: Turbo do A3/4000
@Don_Adan, post #174
DDR3 wymagają FPGA, które potrafią zmieniać stan przerzutników na obydwu zboczach, a te są droższe i taka pamięć nie ma w ogóle sensu zastosowania w takim projekcie bo się będzie nudzić. Dla porównania podam, że J.Bednarski zastosowała w swojej przystawce do FPGA ARCADE kości DDR2 (tu też potrzeba takiego FPGA jak do DDR3) z których korzysta jednocześnie 68060+chipset i karta Picasso, wspominał tylko kiedyś, że przydałby się szybszy FPGA, bo na razie może wyświetlać obraz tylko w 1920x1024 w 256 kolorach (karta zużywa transfer około 112MB/s czyli i tak DDR2 leży odłogiem).
SDRAM ma wystarczającą przepustowość dla 68060. Nie widzę sensu pchania tak nowoczesnych rzeczy do tak mało wydajnych projektów, chyba, że ktoś chce przy okazji się czegoś nauczyć.
SDRAM ma wystarczającą przepustowość dla 68060. Nie widzę sensu pchania tak nowoczesnych rzeczy do tak mało wydajnych projektów, chyba, że ktoś chce przy okazji się czegoś nauczyć.