@sigma2pi, post #88
przetwarza owszem, ale poza rejestrami ogolnego przeznaczenia w x86, a to dosc mocno determinuje bitowosc procesora x86 dla kazdego programu. nawet jest pewna roznica dt. takze liczby rejestrow, a nie tylko dlugosci. w trybie 32b ich liczba jest 2x mniejsza niz w trybie 64b. ogolnie do x86 mozna miec zastrzezenia, zarowno do trybu 32b i 64b, bo jednak nie wyglada to tak dobrze jak np: w przypadku MIPS.
to jest kompletnie bez znaczenia dla programow z ilu bitow rejestru adresowego korzysta sam sprzet, dopoki rejestry adresowe sa 64bit, a nie 48bit, procesor pozostaje 64bit.
jezeli nie jest 32b, a nie jest 16b, to ile ma bit, wie ktos ? ;)
68000 wykonuje kod 32b i koniec kropka. Wszyscy majacy watpliwosci niech dowioda, ze tak nie jest dla 68k
@Radov, post #91
@Radov, post #91
PIV ma 128bitowej rejestry i udostepnia 128bitowy model programistyczny.
Albo przynajmniej 64bitowym jeśli weźmiemy pod uwagę rejestry ogólnego przeznaczenia./quote]
PIV to dosc dluga linia. Prescot ktorys jest juz 64bit.
[quote]instrukcje programu nie są tożsame z mikropoleceniami, oraz metodą ich obsługi przez układ
Teoria którą głosisz jest więc bardzo prosta, ale potyka się już o najmniejsze kamyki.
OK, Dowód jak powyżej: nie jest problemem, żeby układ o architekturze 8bitowej udostępniał 64 bitowy interfejs programistyczny oraz nie jest problemem, żeby układ o architekturze 64bitowej udostępniał interfejs 8bitowy. Założenie, że wykonywanie kodu X-bitowego determinuje X-bitową architekturę można rozbić o kant łysej, nieogolonej.
@sigma2pi, post #94
A patrząc przez pryzmat Twojej teorii, każdy procesor 8-bitowy mógł zaadresować maksymalnie 256 bajtów pamięci, bo taką musiał mieć szynę adresową, a tu patrz procesor w C64 ma 16-bitową szynę adresową, która pozwala mu adresować 64kB bez stronicowania, więc na pewno musi być 16-bitowy.
(...)
Biorąc pod uwagę Twoje stwierdzenie, że ile bit ma szyna adresowa, tylu bitowy jest procesor, pytam się ponownie jakim procesorem jest 68EC020, a jakim 68020, a jakim MOS6510?
Jakbyś zaczął katalogować procesory, które wszystkie komponenty w sobie mają tak samo bitowe, to by wyszło, że 90% z nich nie można zaliczyć do żadnej kategorii
Problem jest natomiast z tym przykładem 64-bitowy procesor będzie udostępniał zawsze 64-bitowy jak to nazywasz model programistyczny, chyba, że mu powyłączasz wszystkie 56-bitów, czyli tak jakbyś użył 12% krzemu, z którego jest zrobiony, no bo reszta będzie stała zawsze bezczynnie (a z większym balastem szybciej się tonie)
64-bitowy procesor wykonany z 8-bitowych jednostek to nadal 64-bitowy procesor, tylko powolny.
ale skoro każdy z nich wykonuje kod 32b lub 64b, to pozostają właśnie w takiej kategorii, przy czym jest to zawsze kategoria umowna.
nie ma to wielkiego znaczenia, bo i tak nikt poza producentem nie ma do tego nikt wiecej wgladu.
o tyle procesor 8 bitowy nie jest w stanie fizycznie wykonac kodu 64 bitowego.
poza tym ja wyraznie napisalem kod, a nie interfejs,
Wiec jak ten dowod nie jest problemem to prosze bardzo go przedstawic, w koncu potyka sie o cytuje, "najmniejsze kamyczki", a nie Mount Everest
@Radov, post #95
@sanjyuubi, post #93
@XoR, post #98
@wali7, post #89
@Voyox, post #102
@abcdef, post #103
@Radov, post #95
to dlaczego adresuje 16MB
Chyba coś ci się przyśniło:) Ależ jak najbardziej jest, wszystko zależy od mikropoleceń na które tłumaczone są 'instrukcje procesora'
Powtórzę jeszcze raz, nawiązując do FPU
@Radov, post #95
@sanjyuubi, post #107
A proszę bardzo, post 81# i przecząca sobie definicja Twojego autorstwa: (...) No proszę, a przecież użyłeś tej niespójnej definicji do sklasyfikowania 68000 jako procesora 16-bitowego (...)
Ignorancją to przepełniona jest osoba przedstawiona w tym dialogu, która przeprana marketingowym bełkotem ma zatępioną zdolność do logicznego myślenia.
Wewnętrzna struktura procesora obchodzi jedynie dociekliwych, dlaczego jeden procesor robi coś szybciej od drugiego, ale skoro jeden i drugi ma takie same możliwości, to czemu mieliby być w innej kategorii?
Biorąc pod uwagę liczbę rozbieżności w budowie procesorów, zdolność wykonywania natywnie x-bitowgo kodu jest jedynym spójnym i logicznym uwarunkowaniem
który pozwala na kwalifikację procesora do danego szeregu.
Do ignorantów chyba zaliczasz Jay Minera, ponieważ przykładowy dialog poprowadził w swoim przypadku zupełnie inaczej.
przez co wychodzą ze sklepu z radeonem 9200 posiadającym 1GB pamięci, zamiast kilkunastokrotnie lepszym HD4850 z 512MB pamięci, ze świętym przekonaniem i oburzeniem, że sprzedawca się nie znał
@sigma2pi, post #106
o czym Ty piszesz, zaden programista/program nie ma dostepu do mikropow, ten poziom jest domena konstruktorow i projektantow mikroprocesorow, wiec to jest takie gdybanie co bys mogl, bo naprawde nie moglbys nic.
udostepnia 32b model programowania to pozostaje 32b procesorem dla programow i programistow i chocbys tupal ze zlosci i rwal wlosy to za nic tego nie zmienisz.
FPU itp. nie okresla bitowosci procesora, konkretnie CPU, tylko okresla bitowosc FPU, wiec cala ta dywagacja nie ma tutaj odniesienia, no chyba zeby odniesc do innego FPU...
@sanjyuubi, post #107
Biorąc pod uwagę liczbę rozbieżności w budowie procesorów, zdolność wykonywania natywnie x-bitowgo kodu jest jedynym spójnym i logicznym uwarunkowaniem, który pozwala na kwalifikację procesora do danego szeregu
@Voyox, post #104
@XoR, post #112
@Radov, post #109
@abcdef, post #111
@Radov, post #110
Po czym siadasz do programowania, patrzysz na x-bitowy model programistyczny, grupujesz (optymalnie) instrukcje tak żeby CPU podjął je w jednym takcie zegara i ze zdziwieniem stwierdzasz, że kod jest wykonywany wielokrotnie wolniej niż powinien, a potok nie obsadzony.
skoncentruj się. FPU może być takim samym autonomicznym układem jak CPU i nie ma najmniejszego powodu by ten przykład odrzucać.
zamilknę i się więcej nie odezwę
@Radov, post #109
sigma2pi wyjdzie ze sklepu z układem realizującym 32bitowy model programistyczny ze świętym przekonaniem, że oznacza to ze ma układ 32bitowy i oburzony, bo ludzie mu mówią że nie kupił układu 32bitowego....
@Radov, post #110
@sanjyuubi, post #119