08.01.2014 01:43
[#91]
Re: Budowa kart pamięci SRAM na PCMCIA
@RomanWorkshop, post #90
Po spędzeniu 666h (ok może trochę mniej) i zastanawianiu się jak to zrobić najmniejszym wysiłkiem znalazłem coś takiego: M48Z58Y. Jest to SRAM zintegrowany bateryjką, który może zastąpić EEPROM w tej konstrukcji. Drogie, ale robi dokładnie to co potrzeba i sygnał BUSY zawsze może wskazywać stan READY, gdyż... SRAM jest SRAMem i zapis trwa 70ns, czyli zdecydowanie mniej niż trwa cykl Gayle.
jarob? Z tego co mówiłeś na schemacie brakuje Ci tylko sygnału BUSY... Z tym układem sprawa by była załatwiona...
Na tej samej płytce można zrobić dwie wersje karty - na wypasie z w/w SRAMem jako EEPROM, oraz bez wypasu, pozbawioną w ogóle EEPROMu. Mniemam, że schemat będzie wyglądał identycznie, tylko ten element będzie trzeba zainstalować lub nie.
Ostatnia aktualizacja: 08.01.2014 01:52:01 przez strim_
jarob? Z tego co mówiłeś na schemacie brakuje Ci tylko sygnału BUSY... Z tym układem sprawa by była załatwiona...
Na tej samej płytce można zrobić dwie wersje karty - na wypasie z w/w SRAMem jako EEPROM, oraz bez wypasu, pozbawioną w ogóle EEPROMu. Mniemam, że schemat będzie wyglądał identycznie, tylko ten element będzie trzeba zainstalować lub nie.
Ostatnia aktualizacja: 08.01.2014 01:52:01 przez strim_
08.01.2014 11:47
[#93]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #91
Jezusie... Czy ty widziałeś cenę tego układu? No, to jak widziałeś to zapomnij (przypominam o kryzysie) ;)
No, a ta wersja "bez wypasu", to gdzie by miała zapisany CIS?
Aha strim_ nie spędzaj tyle czasu nad tym projektem, bo to nie wpływa dobrze na nic... Ja przykładowo w ogóle jeszcze nie zacząłem nad tym myśleć i nie wiem kiedy zacznę...
jarob fajny schemat
No, a ta wersja "bez wypasu", to gdzie by miała zapisany CIS?
Aha strim_ nie spędzaj tyle czasu nad tym projektem, bo to nie wpływa dobrze na nic... Ja przykładowo w ogóle jeszcze nie zacząłem nad tym myśleć i nie wiem kiedy zacznę...
jarob fajny schemat
08.01.2014 13:47
[#94]
Re: Budowa kart pamięci SRAM na PCMCIA
@jarob, post #92
A czy są jakieś przeciwwskazania, aby użyć większych pamięci np. AS6C8008 (tme.eu)?
Mogę to spróbować przepisać do VHDLa.
Patrz post 82 ;)
Na razie narysowałem schemat na bramkach karty 4MB z pierwszego datasheeta. Mam nadzieję, że się nigdzie nie pomyliłem.
Mogę to spróbować przepisać do VHDLa.
No, a ta wersja "bez wypasu", to gdzie by miała zapisany CIS?
Patrz post 82 ;)
08.01.2014 15:20
[#97]
Re: Budowa kart pamięci SRAM na PCMCIA
@jarob, post #96
Aha i jeszcze jedno: zamiast drogiego starocia 28Cxxx użyłbym taniej pamięci flash z czasem zapisu bajtu 20us i kasowania sektora 25ms (całej pamięci - 100ms).
Ostatnia aktualizacja: 08.01.2014 15:24:04 przez RomanWorkshop
Ostatnia aktualizacja: 08.01.2014 15:24:04 przez RomanWorkshop
08.01.2014 16:03
[#98]
Re: Budowa kart pamięci SRAM na PCMCIA
@RomanWorkshop, post #97
zamiast drogiego starocia 28Cxxx użyłbym taniej pamięci flash
Nie można zastąpić EEPROMu Flashem bez jakiejś warstwy emulacji EEPROMu, bo programowanie Flasha działa inaczej. Więc zapisy do niego nie będą działały. Taką emulacje trzeba by było zrobić w mikrokontrolerze pewnie. To jest coś o czym ja mówiłem już wcześniej, tylko chciałem użyć flasha który jest wewnątrz mikrokontrolera.
08.01.2014 19:24
[#103]
Re: Budowa kart pamięci SRAM na PCMCIA
@jarob, post #101
Staram się dobrze zrozumieć Twój schemat i mam takie podchwytliwe pytania:
- Po co się te bramki na dole schematu? IC11C, IC11B...
- Jaki jest cel używania różnych symboli dla oznaczenia tych samych operacji logicznych? Np. jeśli się nie mylę ten prostokąt V1/1 z >= 1 to jest bramka OR, tak samo jak symbole przy IC6? Tak samo jak IC12?
- Po co się te bramki na dole schematu? IC11C, IC11B...
- Jaki jest cel używania różnych symboli dla oznaczenia tych samych operacji logicznych? Np. jeśli się nie mylę ten prostokąt V1/1 z >= 1 to jest bramka OR, tak samo jak symbole przy IC6? Tak samo jak IC12?
08.01.2014 19:26
[wyróżniony]
[#104]
Re: Budowa kart pamięci SRAM na PCMCIA
@RomanWorkshop, post #90
1. Emulacja pamięci ROM w CPLD (nie wiem nawet czy jest to wykonalne) - bez możliwości zmiany karty w "dyskietkę" za pomocą programu PrepCard (sygnał zapisu będzie ignorowany).
Jest to możliwe, jednak należałoby sprawdzić w środowisku projektowym ile zajął by makroceli taki szereg danych.
Nie można zastąpić EEPROMu Flashem bez jakiejś warstwy emulacji EEPROMu
A kto powiedział, że EEPROM jest obsługiwany jak jakieś egzotyczne urządzenie przez Amigę, na bank jest tak, że prepcard robi zapis bajtu pod jakiś adres i tyle (bo przecież nie ma w PCMCIA dedykowanego interfejsu dla EEPROM), a reszta jest obsługiwana przez logikę na karcie SRAM. A co stoi w karcie SRAM pod danym adresem, to już prepcarda nie obchodzi, karta SRAM dostaje dane i to w jej gestii leży, co z nimi zrobić. Poza tym zasada odczytu/zapisu pamięci równoległych jest praktycznie dla każdego jej typu taka sama pomijając drobne różnice, że w jednej jest jeden sygnał do określania cyklu zapis/odczyt, a w innej dwa etc. Czy EEPROM, czy FLASH nie ma tutaj znaczenia, nazwa mówi tylko o tym jaki typ pamięci siedzi w środku, natomiast dla końcowego użytkownika nie ma to większego znaczenia, bo ważniejszy jest zewnętrzny interfejs dostępu do tej pamięci, a ten zazwyczaj wygląda w ten sposób: ustaw sygnał odpowiedzialny za rodzaj cyklu (np WE, RE albo IOW i IOR lub po prostu W), aktywuj proces poprzez ustawienie sygnału CE (lub CS), jest jeszcze sygnał OE, ale przeważnie jest on zwarty do masy na stałe. Dostęp do pamięci ROM wygląda tak samo i generalnie w przypadku pamięci asynchronicznej DRAM też (tutaj sygnał CE został rozbity na RAS i CAS ze względu na multipleksowany adres). Prostym przykładem jest tutaj np pamięć flash 29f400, 29F800, 29f160 (.. i inne dostępne w Eliptorze), która może pracować jako ROM w Amidze bez żadnej dodatkowej logiki.
Po co się te bramki na dole schematu? IC11C, IC11B...
Wejścia wszystkich nieużywanych bramek należy podłączyć pod jakiś stan ustalony , czyli 0 albo 1 w przeciwnym wypadku stan nieustalony, może być przyczyną generowania śmieci przez bramkę, która nie wie jak ma się zachować.
Ostatnia aktualizacja: 08.01.2014 19:38:47 przez rafgc
Jest to możliwe, jednak należałoby sprawdzić w środowisku projektowym ile zajął by makroceli taki szereg danych.
Nie można zastąpić EEPROMu Flashem bez jakiejś warstwy emulacji EEPROMu
A kto powiedział, że EEPROM jest obsługiwany jak jakieś egzotyczne urządzenie przez Amigę, na bank jest tak, że prepcard robi zapis bajtu pod jakiś adres i tyle (bo przecież nie ma w PCMCIA dedykowanego interfejsu dla EEPROM), a reszta jest obsługiwana przez logikę na karcie SRAM. A co stoi w karcie SRAM pod danym adresem, to już prepcarda nie obchodzi, karta SRAM dostaje dane i to w jej gestii leży, co z nimi zrobić. Poza tym zasada odczytu/zapisu pamięci równoległych jest praktycznie dla każdego jej typu taka sama pomijając drobne różnice, że w jednej jest jeden sygnał do określania cyklu zapis/odczyt, a w innej dwa etc. Czy EEPROM, czy FLASH nie ma tutaj znaczenia, nazwa mówi tylko o tym jaki typ pamięci siedzi w środku, natomiast dla końcowego użytkownika nie ma to większego znaczenia, bo ważniejszy jest zewnętrzny interfejs dostępu do tej pamięci, a ten zazwyczaj wygląda w ten sposób: ustaw sygnał odpowiedzialny za rodzaj cyklu (np WE, RE albo IOW i IOR lub po prostu W), aktywuj proces poprzez ustawienie sygnału CE (lub CS), jest jeszcze sygnał OE, ale przeważnie jest on zwarty do masy na stałe. Dostęp do pamięci ROM wygląda tak samo i generalnie w przypadku pamięci asynchronicznej DRAM też (tutaj sygnał CE został rozbity na RAS i CAS ze względu na multipleksowany adres). Prostym przykładem jest tutaj np pamięć flash 29f400, 29F800, 29f160 (.. i inne dostępne w Eliptorze), która może pracować jako ROM w Amidze bez żadnej dodatkowej logiki.
Po co się te bramki na dole schematu? IC11C, IC11B...
Wejścia wszystkich nieużywanych bramek należy podłączyć pod jakiś stan ustalony , czyli 0 albo 1 w przeciwnym wypadku stan nieustalony, może być przyczyną generowania śmieci przez bramkę, która nie wie jak ma się zachować.
Ostatnia aktualizacja: 08.01.2014 19:38:47 przez rafgc
08.01.2014 19:46
[wyróżniony]
[#105]
Re: Budowa kart pamięci SRAM na PCMCIA
@rafgc, post #104
Czy EEPROM, czy FLASH nie ma tutaj znaczenia, nazwa mówi tylko o tym jaki typ pamięci siedzi w środku, natomiast dla końcowego użytkownika nie ma to większego znaczenia,
No przepraszam, ale zadałem sobie trud żeby przeczytać ten datasheet zalinkowany przez Romana i widzę, że operacja zmiany zawartości wygląda zupełnie inaczej niż w przypadku EEPROMu. W szczególności:
"The first step is the three-byte load sequence for Software Data Protection. The second step is to load byte address and byte data. During the Byte-Program operation, the addresses are latched on the falling edge of either CE# or WE#, whichever occurs last. The data is latched on the rising edge of either CE# or WE#, whichever occurs first. The third step is the internal Program operation which is initiated after the rising edge of the fourth WE# or CE#, whichever occurs first."
W przypadku EEPROMu jest dokładnie tak jak Ty napisałeś. A tutaj trzeba by było modyfikować PrepCard'a żeby spełnić w/w założenia. Operacje, które trzeba wykonywać programowo są w tabeli 4 na stronie 7 Romanowego datasheetu.
. Prostym przykładem jest tutaj np pamięć flash 29f400, 29F800, 29f160 (.. i inne dostępne w Eliptorze), która może pracować jako ROM w Amidze bez żadnej dodatkowej logiki.
No jasne, ale weź pod uwagę, że wszyscy z tych kości tylko czytają. Jeśli chodzi o odczyt to faktycznie zachowują się one dokładnie tak jak EEPROM...
Ostatnia aktualizacja: 08.01.2014 19:47:29 przez strim_
08.01.2014 20:07
[wyróżniony]
[#106]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #105
Ale prepcarda nie obchodzi co się będzie działo w karcie po wysłaniu bajtu pod adres w którym zazwyczaj siedzi eprom w karcie, musisz na to spojrzeć trochę ze sprzętowego punktu widzenia, program, czyli procesor wystawia adres oraz sygnał AS, który oznacza, że adres jest prawidłowy, a także sygnały LDS i UDS (nie w każdym przypadku potrzebne), które określają który bajt będzie czytany/zapisywany. To co siedzi pod danym adresem, nie ma dla procesora żadnego znaczenia (dla niego istnieją tylko adresy), może tam nawet siedzieć górnik po murem chińskim i nadawać z telegrafu, jedyne na co czeka procesor, to sygnał DTACK, oznaczający koniec cyklu, po czym przechodzi do następnej operacji. To że w programie prepcard jest wzmianka o EEPROMIE nie znaczy, w karcie SRAM musi siedzieć EEPROM, jest to czyste założenie, że jest tam taki typ pamięci. Jak zostaną obsłużone dane, które przyjdą na PCMCIA pod dany adres zależy tylko i wyłącznie od logiki karty, równie dobrze, możesz sobie to skierować do pamięci SRAM, DRAM czy wysłać siecią, albo na złotej płycie w kosmos.
Fakt, trochę się zapędziłem z tą pamięcią FLASH, jednak jej interfejs zewnętrzny to nic niezwykłego, a jej obsługę można by zrobić w maszynie stanowej. Oczywiście nie ma sensu się tak rozpędzać, jeśli jest pod ręką prostsza w obsłudze kostka EEPROM.
Zamiast EEPROMU, można też wstawić na stałe zaprogramowany ROM (a nawet EEPROM) z dwoma bankami wybieranymi zworką, lub ukrytym rejestrem w karcie, jeden bank będzie posiadał CIS dla karty RAM, drugi dla dysku przenośnego.
Ostatnia aktualizacja: 08.01.2014 20:08:36 przez rafgc
Fakt, trochę się zapędziłem z tą pamięcią FLASH, jednak jej interfejs zewnętrzny to nic niezwykłego, a jej obsługę można by zrobić w maszynie stanowej. Oczywiście nie ma sensu się tak rozpędzać, jeśli jest pod ręką prostsza w obsłudze kostka EEPROM.
Zamiast EEPROMU, można też wstawić na stałe zaprogramowany ROM (a nawet EEPROM) z dwoma bankami wybieranymi zworką, lub ukrytym rejestrem w karcie, jeden bank będzie posiadał CIS dla karty RAM, drugi dla dysku przenośnego.
Ostatnia aktualizacja: 08.01.2014 20:08:36 przez rafgc
08.01.2014 20:32
[#107]
Re: Budowa kart pamięci SRAM na PCMCIA
@rafgc, post #106
Zamiast EEPROMU, można też wstawić na stałe zaprogramowany ROM (a nawet EEPROM) z dwoma bankami wybieranymi zworką, lub ukrytym rejestrem w karcie, jeden bank będzie posiadał CIS dla karty RAM, drugi dla dysku przenośnego.
Świetne rozwiązanie, bo nie trzeba nawet uruchamiać PrepCard, żeby zmienić typ karty (miałem na to wpaść w przyszłości) :)
Ostatnia aktualizacja: 08.01.2014 20:38:26 przez RomanWorkshop
08.01.2014 21:16
[#108]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #103
- Jaki jest cel używania różnych symboli dla oznaczenia tych samych operacji logicznych? Np. jeśli się nie mylę ten prostokąt V1/1 z >= 1 to jest bramka OR, tak samo jak symbole przy IC6? Tak samo jak IC12?
Cel był taki, że nie znalazłem odpowiednich bramek w standardzie US, ale jutro to zmienię.
Te dodatkowe bramki w CPLD nie bedą potrzebne oczywiście.
Przy szynie 8bit załączasz jeden 245, przy szynie 16bit załączasz dwa 245. Wystarczą dwa a ten od D0-D7 sterujesz odpowiednio do zapotrzebowania. Według mnie trzy nie są potrzebne, od tego jest logika sterująca.
Nie prawda. Wtedy dla trybu 8 bitów miałbyś połowę pojemności karty.
Ostatnia aktualizacja: 08.01.2014 21:21:26 przez jarob
08.01.2014 22:01
[wyróżniony]
[#110]
Re: Budowa kart pamięci SRAM na PCMCIA
@jarob, post #108
Nie prawda. Wtedy dla trybu 8 bitów miałbyś połowę pojemności karty.
Wskaż, który 245 jest podłączony do wszystkich pamięci by zrobić szynę 8bit dla pełnej pojemności karty?
Ja tego nie widzę ani w jednym ani w drugim schemacie.
Od tego właśnie jest logika karty, by załączać szynę 8bit lub 16bit przy wykorzystaniu dwóch układów.
Dostajesz sygnał o szynie 8bit i załączasz dla parzystych adresów układy parzyste a dla nieparzystych nieparzyste zaś dla 16bit całą szynę. Taka moja sugestia.
A odnośnie ROMu w CPLD. Teoretycznie wrzuciłem ok 40 bajtów ROMu do programu w verilogu i dla XC9572XL zajęło to ok. 19 z 72 komórek.
Jak zaważyłem to zmienione zostało do 20 bajtu w CIS karty przez Amigę. Tu jednak ktoś musi potwierdzić czy tak jest zawsze, czy tylko w tym szczególnym przypadku.
Ostatnia aktualizacja: 08.01.2014 22:03:00 przez bogumil
Ostatnia aktualizacja: 08.01.2014 22:03:56 przez bogumil
08.01.2014 22:43
[#111]
Re: Budowa kart pamięci SRAM na PCMCIA
@bogumil, post #110
Jeśli chodzi o CIS to on się już dużo bardziej nie zmieni. Jedyne, co trzeba skrócić lub wręcz usunąć całkiem, to ciągi tekstowe z nazwą producenta i modelu karty. Choć fajnie by było umieścić na tej karcie informację o producencie, np. "Roman (nie)Company & strim_" 
, która byłaby wyświetlana przez PrepCard. Ale nie wiadomo, czy wtedy wystarczy makroceli w CPLD na logikę karty... Jeśli się to nie pomieści, to ja bym zastosował rozwiązanie rafgc z pamięcią FLASH tylko-do-odczytu z 2 bankami.
, która byłaby wyświetlana przez PrepCard. Ale nie wiadomo, czy wtedy wystarczy makroceli w CPLD na logikę karty... Jeśli się to nie pomieści, to ja bym zastosował rozwiązanie rafgc z pamięcią FLASH tylko-do-odczytu z 2 bankami. 09.01.2014 01:33
[#112]
Re: Budowa kart pamięci SRAM na PCMCIA
@RomanWorkshop, post #111
Pomyślimy ;).
Na razie bramki jarab zaadaptowane do VHDLa tutaj. Jeszcze nie przetestowane, ale jak się nie walnąłem nigdzie to powinny śmigać
... Dopisze test do tego już jutro. Logika ta zajęła całe 7 makrocelli z 36 dostępnych w XC9536XL.
Jaro, możesz wrzucić na schemat zamiast bramek XC9536XL-5PCG44C ? Podpięcie sygnałów pod dowolne piny I/O jak wygodnie, ja do tego zrobię UCFa na podstawie schematu.
Ostatnia aktualizacja: 09.01.2014 01:36:12 przez strim_
Na razie bramki jarab zaadaptowane do VHDLa tutaj. Jeszcze nie przetestowane, ale jak się nie walnąłem nigdzie to powinny śmigać
... Dopisze test do tego już jutro. Logika ta zajęła całe 7 makrocelli z 36 dostępnych w XC9536XL.Jaro, możesz wrzucić na schemat zamiast bramek XC9536XL-5PCG44C ? Podpięcie sygnałów pod dowolne piny I/O jak wygodnie, ja do tego zrobię UCFa na podstawie schematu.
Ostatnia aktualizacja: 09.01.2014 01:36:12 przez strim_
09.01.2014 09:16
[#113]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #112
Aha, EEPROM raz jeszcze. Proponuje takie rozwiązanie. Trzy możliwości, które są proste do wykonania:
- Na karcie dajmy podstawkę pod ten układ. Jego cena przy zakupie 10 szt. spada do akceptowalnego poziomu 40 zł. Pozwólmy go użytkownikowi zainstalować zamiast EEPROMu, przynajmniej jest łatwo dostępny.
- W symulowanym "ROMie" CPLD zapiszmy przykładowy CIS dla karty SRAM działającej jako RAM
- Dajmy możliwość pracy bez CISu w ogóle.
To wszystko można zrobić na jednej karcie, sterując tylko sygnałem CS_ATTR. Dajmy na ten sygnał zworkę. Np.:
- Zworka na pozycji 1-2, CS_ATTR idzie do podstawki..
- Zworka na pozycji 2-3, CS_ATTR idzie do CPLD.
- Zworka zdjęcia, CS_ATTR nie jest dekodowany, więc nie ma CISu. Karty (prawdopodobnie) można używać po zainicjalizowaniu PrepCardem i resecie komputera. CIS jest zapisywany na początku common memory.
Co o tym sądzicie, to jest rozwiązanie w miare proste... Ja dziś wieczorem postaram się zobaczyć ile zajmie ten symulowany ROM z całą strukturą CIS w CPLD. Jak się zmieści to można nawet dać dwa osobne ROMy przekonfigurowywane zworkę w CPLD, jeden konfigurujący kartę jako RAM, a drugi jako dysk. Oczywiście do CPLD wtedy trzeba też poprowadzić linie adresowe, danych oraz sygnały OE i WR.
Trochę nie widzę sensu dawać tego flasha, jak są mniej udziwnione możliwości...
Ostatnia aktualizacja: 09.01.2014 09:24:09 przez strim_
- Na karcie dajmy podstawkę pod ten układ. Jego cena przy zakupie 10 szt. spada do akceptowalnego poziomu 40 zł. Pozwólmy go użytkownikowi zainstalować zamiast EEPROMu, przynajmniej jest łatwo dostępny.
- W symulowanym "ROMie" CPLD zapiszmy przykładowy CIS dla karty SRAM działającej jako RAM
- Dajmy możliwość pracy bez CISu w ogóle.
To wszystko można zrobić na jednej karcie, sterując tylko sygnałem CS_ATTR. Dajmy na ten sygnał zworkę. Np.:
- Zworka na pozycji 1-2, CS_ATTR idzie do podstawki..
- Zworka na pozycji 2-3, CS_ATTR idzie do CPLD.
- Zworka zdjęcia, CS_ATTR nie jest dekodowany, więc nie ma CISu. Karty (prawdopodobnie) można używać po zainicjalizowaniu PrepCardem i resecie komputera. CIS jest zapisywany na początku common memory.
Co o tym sądzicie, to jest rozwiązanie w miare proste... Ja dziś wieczorem postaram się zobaczyć ile zajmie ten symulowany ROM z całą strukturą CIS w CPLD. Jak się zmieści to można nawet dać dwa osobne ROMy przekonfigurowywane zworkę w CPLD, jeden konfigurujący kartę jako RAM, a drugi jako dysk. Oczywiście do CPLD wtedy trzeba też poprowadzić linie adresowe, danych oraz sygnały OE i WR.
Trochę nie widzę sensu dawać tego flasha, jak są mniej udziwnione możliwości...
Ostatnia aktualizacja: 09.01.2014 09:24:09 przez strim_
09.01.2014 11:39
[#114]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #113
Pamięć FLASH to ostateczność i nie ma sensu stosować tego w przypadku, gdyby na stałe umieścić dwa CISy w jakimś PROMIE, EPROMIE, czy EEPROMIE, zastosowanie EEPROMU daje możliwość późniejszego upgradu karty, do formy z modyfikowalnym CISem przez PREPCARD, a póki co polecam wykonanie w pierwszej kolejności karty z CISEM tylko do odczytu, załadowanym wcześniej do EEPROMU, małymi kroczkami do celu.
Ile zajmuje struktura CIS?
XC95144 kosztuje 22zł, przy dobrych "wiatrach" dane zapisane W CPLD jak w ROM, będą zajmowały niewiele makroceli i może się zmieścienawet wszystko w 72 makrocelach.
Ile zajmuje struktura CIS?
XC95144 kosztuje 22zł, przy dobrych "wiatrach" dane zapisane W CPLD jak w ROM, będą zajmowały niewiele makroceli i może się zmieścienawet wszystko w 72 makrocelach.
09.01.2014 11:44
[#115]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #113
Na karcie dajmy podstawkę pod ten układ.
Jeśli tak bardzo tego pragniesz... ;)
Jak się zmieści to można nawet dać dwa osobne ROMy przekonfigurowywane zworkę w CPLD, jeden konfigurujący kartę jako RAM, a drugi jako dysk.
To zasymulował wczoraj bogumil (post 110) i ok. 40 bajtów zajęło ok. 19/72 makroceli tyle, że to były CIS'e bez ciągów tekstowych. Dwie struktury CIS muszą być na karcie: albo w CPLD, albo we FLASH (bo jest dostępna i tańsza). Innego rozwiązania nie widzę, zrozumiano? ;)
Trochę nie widzę sensu dawać tego flasha, jak są mniej udziwnione możliwości...
Nie obraź się, ale udziwnione to jest wpychanie na siłę drogiego układu, który nie jest wcale konieczny.
XC95144 kosztuje 22zł, przy dobrych "wiatrach" dane zapisane W CPLD jak w ROM, będą zajmowały niewiele makroceli i może się zmieścienawet wszystko w 72 makrocelach.
Oby się to pomieściło w XC9572XL, bo nienawidzę lutować układów, np. w obudowach QFP100, a chciałbym żeby taką kartę mógł sobie zrobić "prawie każdy".
Ostatnia aktualizacja: 09.01.2014 11:53:41 przez RomanWorkshop
09.01.2014 12:14
[#116]
Re: Budowa kart pamięci SRAM na PCMCIA
@RomanWorkshop, post #115
Nie QFP, tylko TQFP, bo to jest różnica, a poza tym, bez topnika, to się rzeczywiście źle lutuje ;)
EEPROM 28C64-150PLCC w TME.pl, kosztuje około 16zł, a gdzie indziej może nawet taniej, więc pamięć flash nie deklasuje tutaj EEPROMU z użycia, a jeśli jest tak jaki pisał _strim, to obsługa tego flasha (inicjalizacja zapisu), będzie zajmować więcej makroceli, niż sama logika kontrolera pamięci.
Zróbcie najpierw samą pamięć, a później rozwijajcie koncepcję pamięci przenośnej, do której nie będziecie mieli już daleko.
"Prawie każdy" kto ma jakieś pojęcie o lutowaniu, będzie stanie to polutować. Filmów na YT aż nadto i to do tego zwykła lutownicą, czyli tak jak robię sam.
Ostatnia aktualizacja: 09.01.2014 12:16:30 przez rafgc
EEPROM 28C64-150PLCC w TME.pl, kosztuje około 16zł, a gdzie indziej może nawet taniej, więc pamięć flash nie deklasuje tutaj EEPROMU z użycia, a jeśli jest tak jaki pisał _strim, to obsługa tego flasha (inicjalizacja zapisu), będzie zajmować więcej makroceli, niż sama logika kontrolera pamięci.
Zróbcie najpierw samą pamięć, a później rozwijajcie koncepcję pamięci przenośnej, do której nie będziecie mieli już daleko.
"Prawie każdy" kto ma jakieś pojęcie o lutowaniu, będzie stanie to polutować. Filmów na YT aż nadto i to do tego zwykła lutownicą, czyli tak jak robię sam.
Ostatnia aktualizacja: 09.01.2014 12:16:30 przez rafgc
09.01.2014 12:30
[#117]
Re: Budowa kart pamięci SRAM na PCMCIA
@rafgc, post #116
No zgadza się. Jeśli chodzi o FLASH, to przyjąłem założenie, że PrepCard nie będzie jej modyfikował, a tylko odczytywał dane o karcie. Ja bym nie dawał użytkownikom możliwości dowolnego modyfikowania parametrów karty (okno Advanced Settings w PrepCard). Zmiana typu karty tylko za pomocą zworki. Ale oczywiście to zależy od konstruktora... I tu nasze drogi się rozchodzą, a więc żegnajcie... Odchodzę na zawsze
10.01.2014 00:17
[#119]
Re: Budowa kart pamięci SRAM na PCMCIA
@jarob, post #118
Wsad od teraz jest na GitHub'ie. Dodałem obsługę dwóch niezależnych ROMów wbudowanych w CPLD (jeden dla RAM drugi dla dysku). Przetestowałem ROM na swoim Nexys'ie 3 i wydaje się fungać jak należy. Jeszcze nie ma wgranych właściwych CISów, ale to kwestia czasu ;).
Poproszę o dodanie na schemacie:
- linii danych dla ROM do CPLD
- linii adresowych A1-A5 do CPLD
- linii OE do CPLD
- doprowadzenia dwóch zworek do CPLD - jedna będzie przełączała pomiędzy ROMem wbudowanym w CPLD a zewnętrznym, druga będzie przełączała tryb pracy wbudowanego ROMu (disk/RAM), zworki koniecznie muszą być na 3.3V
- zastąpienie EEPROMu podstawką pod M48Z02-150PC1
- ustawienie sygnału BUSY na stałe w pozycji READY
Poza tym...
- SRAMy AS6C1608 powinny być zasilane napięciem 3.3V (ale akceptują sygnały I/O 5V)
- Rozumiem, że na schemacie brakuje jeszcze sekcji zasilania (jakiegoś regulatora napięcia do 3.3V) ?
Ostatnia aktualizacja: 10.01.2014 00:26:30 przez strim_
Poproszę o dodanie na schemacie:
- linii danych dla ROM do CPLD
- linii adresowych A1-A5 do CPLD
- linii OE do CPLD
- doprowadzenia dwóch zworek do CPLD - jedna będzie przełączała pomiędzy ROMem wbudowanym w CPLD a zewnętrznym, druga będzie przełączała tryb pracy wbudowanego ROMu (disk/RAM), zworki koniecznie muszą być na 3.3V
- zastąpienie EEPROMu podstawką pod M48Z02-150PC1
- ustawienie sygnału BUSY na stałe w pozycji READY
Poza tym...
- SRAMy AS6C1608 powinny być zasilane napięciem 3.3V (ale akceptują sygnały I/O 5V)
- Rozumiem, że na schemacie brakuje jeszcze sekcji zasilania (jakiegoś regulatora napięcia do 3.3V) ?
Ostatnia aktualizacja: 10.01.2014 00:26:30 przez strim_
10.01.2014 00:48
[#120]
Re: Budowa kart pamięci SRAM na PCMCIA
@strim_, post #119
Btw. w tme są M48Z02-70PC1, kosztują całe 29zł przy zakupie 10 szt...
Tak w ogóle to te SRAMy AS6C1608 niedostępne są nigdzie... przynajmniej jak googlowałem. Można zastąpić je: LY62W20488ML lub BS62LV1600EIP55 (organizacja 2Mx8, akceptują zasilanie i wejścia 5V).
Ostatnia aktualizacja: 10.01.2014 01:03:42 przez strim_
Tak w ogóle to te SRAMy AS6C1608 niedostępne są nigdzie... przynajmniej jak googlowałem. Można zastąpić je: LY62W20488ML lub BS62LV1600EIP55 (organizacja 2Mx8, akceptują zasilanie i wejścia 5V).
Ostatnia aktualizacja: 10.01.2014 01:03:42 przez strim_