@Sventevith, post #151
@1989, post #147
@wali7, post #153
To co napisałeś to bzdura wierutna. Własnie jedną z dogmatycznych właściwości RISC było wykonywanie instrukcji w 1 cyklu zegara, zamiast kilku (co gorsza różniących się czasem) w architekturze CISC.
Powtarzam na koniec : instrukcje 68k wykonują sie wiecej cykli niż RISCowe instrukcje PPC.
@1989, post #155
juz na 060 wiele isntrukcji wykonuje sie w 1 cyklu
a 070 do 4 instrukcji na 1 cykl
@1989, post #155
@abcdef, post #156
RISC czy CISC obecnie mało ważne..to oznacza tylko prostszy dekoder i mniej tranzystorów do tej samej funkcjonalności/wydajności co CISC
Nie żartuj. Już żeby te 3instrukcje/cykl z K7 mieć to trzeba ładne parę patentów ruszyć. A jak mnie pamięć nie myli prawo chroni 25-30lat bez przedłużania (w USA).
@wali7, post #157
w CISC instrukcje są bardziej złożone przez co wykonywane są dłużej (kilka taktów na instrukcję).
Jakim cudem ma 050 robić 2 instrukcje na cykl? Przecież to jest procesor podobny koncepcyjnie do 68030.
@pawelini, post #160
Poki co jest wiecej watpliwosci niz konkretow.